プログラマブル電力テクノロジーは、ユーザーが、デザイン要件に応じて高速または低電力用のStratix® III および Stratix® IV FPGAsのコアロジックをプログラムできるようにします。プログラマブル電力テクノロジーにより、stratix® III および Stratix® IV FPGA は、最低限の消費電力で最高のパフォーマンスを発揮します。
例えば、Stratix® IV FPGA のコアの NMOS トランジスタを次のように設定します。
低消費電力モードでは、インテル® Quartus® Prime 開発ソフトウェアが、バックバイアス電圧を減少させる (さらに負電圧) ことで、トランジスターが作動しにくくなります。これによって、漏れる電流を減らして節電します。
高性能モードでは、インテル® Quartus® II Prime 開発ソフトウェアは、バックバイアス電圧を上昇(負電圧を低減)させます。これにより、少数のタイミング・クリティカル・パスでトランジスターが作動しやすくなり、デザインの規定タイミング制約が満たされ、最高性能が発揮されます。
インテル® Quartus® Prime 開発ソフトウェアは、デザイン固有のタイミング制約に基づいて、どのロジックが高速モードで動作し、どれが低消費電力モードで動作するかを自動的に制御します。