オンチップ・デバッグ・リソース・センター
FPGA の性能の向上、サイズの増大、複雑化に伴って、FPGA デザインサイクルにおける検証プロセスは不可欠になってきました。検証プロセスの複雑さを緩和するため、インテル® FPGA は、オンチップ・デバッグ・ツールのポートフォリオを提供します。オンチップ・デバッグ・ツールにより、デザインの内部ノードのリアルタイム・キャプチャーが可能になり、外部機器を使用せずにデザインをすばやく検証できます。
ツールのオンチップ・デバッグ・ポートフォリオの概要とチップ・プランナーについては、検証およびボードレベル製品ページの、SignalTap* II エンベデッド・ロジック・アナライザーのセクションを参照してください。
オンチップ・デバッグの既知の問題やテクニカル・サポート・ソリューションを検索するには、インテル® FPGA ナレッジ・データベースを使用してください。また、インテル® コミュニティーで、ほかのインテル® FPGA ユーザーと繋がり、技術的な問題を議論することもできます。
さらなるテクニカルサポートについては、 mySupport を使用して、サービスリクエストの作成、閲覧、更新を行ってください。
オンチップ・デバッグ・リソース
表 1 は、オンチップ・デバッグ・ツールに関して利用可能なドキュメントへのリンクを示しています。
表 1.オンチップ・デバッグ・リファレンス・ドキュメント
リソース |
詳細 |
|---|---|
インテル® Quartus® Prime ソフトウェア開発ソフトウェア・ハンドブックのこの章では、SignalProbe 機能について説明します。この機能により、デザインに影響を与えることなく、素早く内部信号を I/O ピンにルーティングすることで、より効率的なデザインの検証が可能になります。 |
|
インテル® Quartus® Prime ソフトウェア開発ソフトウェア・ハンドブックのこの章では、SignalTap II エンベデッド・ロジック・アナライザーを使用した検証フローの説明を提供します。SignalTap II エンベデッド・ロジック・アナライザーは、デザインがフルスピードで実行されている間に、デザイン内の内部信号を調査することで FPGA デザインをデバッグします。 |
|
インテル® Quartus® Prime ソフトウェア開発ソフトウェア・ハンドブックのこの章では、ロジック・アナライザー・インターフェイス機能に関する情報を提供します。この機能は、まとまった数の内部デバイス信号を、デバッグ・プロセスのために少数の出力ピンに接続し、外部ロジック・アナライザーの高度な機能を活用できるようにします。 |
|
インテル® Quartus® Prime ソフトウェア開発ソフトウェア・ハンドブックのこの章では、インシステム・メモリー・コンテンツ・エディターについて説明します。この機能は、JTAG インターフェイスを介して、インシステム FPGA メモリーと定数の読み込みおよび書き込みアクセスを提供します。 |
|
インテル® Quartus® Prime ソフトウェア開発ソフトウェア・ハンドブックのこの章では、インシステム・ソースとプローブ機能について説明します。この機能は、デザイン内の任意のロジックノードをドライブまたはサンプリングするために、カスタマイズされたレジスターチェーンを設定し、シンプルな仮想刺激を入力して計測されたノードの現在の値を取得する簡単な方法を提供します。 |
|
インテル® Quartus® Prime ソフトウェア・ハンドブックのこの章では、インテル® Quartus® Prime ソフトウェア・ソフトウェア v10.0 で導入された新しいトランシーバー・ツールキットを使用して、システム内のトランシーバー・ベース・デバイスインテル® FPGA高速リンクを検証する方法について説明します。また、インテル® FPGA は、トランシーバー・ツールキットを始めるためのデザイン例も、この章で紹介しています。 |
|
このリファレンス・マニュアルでは、sld_virtual_jtag メガファンクションとしても知られている、仮想 JTAG メガファンクションについて説明します。sld_virtual_jtag メガファンクションは、JTAG ポートをシンプルなコミュニケーション・インターフェイスとして使いやすくして、カスタム・デバッグ・ソリューションを開発できるようにします。 |
|
AN 323: SOPC Builder システムでの SignalTap II エンベデッド・ロジック・アナライザーの使用 (PDF) |
このアプリケーション・ノートは、SignalTap II ロジック・アナライザーを使って、SOPC Builder によって生成されたシステム・モジュール内の信号を監視する方法について説明します。 AN 323 用デザインファイル: SOPC Builder システム内での SignalTap II エンベデッド・ロジック・アナライザーの使用。 |
AN 446: SignalTap II ロジック・アナライザーを使用した Nios® II システムのデバッグ (PDF) |
このアプリケーション･ノートでは、SignalTap II ロジック・アナライザー内での Nios® II プラグインの使用について説明し、このプラグインの機能、コンフィグレーション・オプション、使用モードを紹介します。 |
| Nios® II・ソフトウェア開発者ハンドブック | Nios® II ソフトウェア開発者のハンドブック・リビジョン履歴。 |
表 2 は、オンチップ・デバッグ・ツールに関するトレーニングとデモへのリンクを示します。
表 2.オンチップ・デバッグ・トレーニングとデモ
リソース |
詳細 |
|---|---|
SignalTap II エンベデッド・ロジック・アナライザー |
このオンライン・トレーニング・コースは、SignalTap II ロジック・アナライザーの使用について、詳細な手順を説明します。 |
このオンライン・トレーニング・コースで、トランシーバー・ツールキット (インテル® Quartus® Prime ソフトウェア v10.0 で導入) を使用して、ボード上で高速トランシーバー・リンクを検証する方法を学びます。 これは 40 分のオンラインコースです。 |
|
このトレーニングでは、仮想 JTAG メガファンクションの使用方法を紹介します。 |
|
デザインの検証を可能にする、インテル® Quartus® Prime ソフトウェアの高度な機能 (オンチップ・デバッグ・ツールの使用を含む) を学習します。 |