JESD204B/JESD204C インテル® FPGA IP コア - サポートセンター

JESD204B/C インテル® FPGA IP コア・サポートセンターでは、JESD204B/C リンクの選択、デザイン、実装方法に関する情報を提供します。また、システムの起動や JESD204B/C リンクのデバッグ方法に関するガイドラインもご覧になれます。このページは、JESD204B/C システムの一から最後までのデザインフローに沿ってカテゴリー分けされています。

Intel Agilex® 7、インテル® Stratix® 10、インテル® Arria® 10、インテル® Cyclone® 10 デバイスについては、以下のページからサポートリソースを入手できます。その他のデバイスについては、次のリンクを参照してください: ドキュメント・アーカイブ、トレーニング・コース、ビデオおよびウェブキャスト、デザイン例、ナレッジベース。

スタートガイド

1.デバイスおよび IP の選択

どのインテル® FPGA ファミリーを使用すればよいですか？

表 1 - JESD204B インテル® FPGA IP コアのパフォーマンス

デバイスファミリー PMA スピードグレード FPGA ファブリックのスピードグレード データ速度 リンククロック fMAX (MHz)
ハード PCS (Gbps) を有効化 ソフト PCS (Gbps) を有効化 1
® インテル Agilex 7 (F タイル) 1 -1 サポートされていません 2.0 ~ 20.0 data_rate/40
-2 サポートされていません 2.0 ~ 19.2 data_rate/40
2 -2 サポートされていません 2.0 ~ 19.2 data_rate/40
-3 サポートされていません 1.0 ~ 16.7 data_rate/40
3 -3 サポートされていません 2.0 ~ 16.7 data_rate/40
Intel Agilex® 7 (E タイル) 2 -2 サポートされていません 2.0 ～ 17.4 data_rate/40
3 -2 サポートされていません 2.0 ～ 17.4 data_rate/40
-3 サポートされていません 2.0 ～ 16.0 data_rate/40
インテル® Stratix® 10 (L タイルおよび H タイル) 1 1 2.0 ～ 12.0 2.0 ～ 16.0 2 data_rate/40
2 2.0 ～ 12.0 2.0 ～ 14.0 data_rate/40
2 1 2.0 ～ 9.83 2.0 ～ 16.0 2 data_rate/40
2 2.0 ～ 9.83 2.0 ～ 14.0 data_rate/40
3 1 2.0 ～ 9.83 2.0 ～ 16.0 2 data_rate/40
2 2.0 ～ 9.83 2.0 ～ 14.0 data_rate/40
3 2.0 ～ 9.83 2.0 ～ 13.0 data_rate/40
インテル® Stratix® 10 (E タイル) 1 1 サポートされていません 2.0 ～ 16.0 2 data_rate/40
2 サポートされていません 2.0 ～ 14.0 data_rate/40
2 1 サポートされていません 2.0 ～ 16.0 2 data_rate/40
2 サポートされていません 2.0 ～ 14.0 data_rate/40
3 3 サポートされていません 2.0 ～ 13.0 data_rate/40
インテル® Arria® 10 1 1 2.0 ～ 12.0 2.0 ～ 15.0 2 3 データ速度 /40
2 1 2.0 ～ 12.0 2.0 ～ 15.0 2 3 データ速度 /40
2 2.0 ～ 9.83 2.0 ～ 15.0 2 3 データ速度 /40
3 1 2.0 ～ 12.0 2.0 ～ 14.2 2 4 データ速度 /40
2 2.0 ～ 9.83 2.0 ～ 14.2 2 5 データ速度 /40
4 3 2.0 ～ 8.83 2.0 ～ 12.5 6 データ速度 /40
インテル® Cyclone® 10 GX <サポートされているあらゆるスピードグレード> <サポートされているあらゆるスピードグレード> 2.0 ～ 6.25 2.0 ～ 6.25 データ速度 /40
すべてを表示 表示件数を減らす

表 2 - JESD204C インテル® FPGA IP コアのパフォーマンス

デバイスファミリー PMA スピードグレード FPGA ファブリックのスピードグレード データ速度 リンククロック fMAX (MHz)
ハード PCS (Gbps) を有効化 ソフト PCS (Gbps) を有効にする
® インテル Agilex 7 (F タイル) 1 -1 サポートされていません 5 ~ 32.44032 data_rate/40
-2 サポートされていません 5 ~ 32.44032* data_rate/40
2 -1 サポートされていません 5 ~ 28.8948* data_rate/40
-2 サポートされていません 5 ~ 28.8948* data_rate/40
-3 サポートされていません 5 ~ 24.33024 data_rate/40
3 -3 サポートされていません 5 ~ 17.4 data_rate/40
Intel Agilex® 7 (E タイル) 1 -1 サポートされていません 5 ~ 28.9 data_rate/40
2 -2 サポートされていません 5 ~ 28.3 data_rate/40
-3 サポートされていません 5 ~ 25.6 data_rate/40
3 -2 サポートされていません 5 ~ 17.4 data_rate/40
-3 サポートされていません 5 ~ 17.4 data_rate/40
インテル® Stratix® 10 (E タイル) 1 -1 サポートされていません 5 ~ 28.9 data_rate/40
-2 サポートされていません 5 ~ 25.6 data_rate/40
2 -1 サポートされていません 5 ~ 28.3 data_rate/40
-2 サポートされていません 5 ~ 25.6 data_rate/40
3 -1 サポートされていません 5 ~ 17.4 data_rate/40
-2 サポートされていません 5 ~ 17.4 data_rate/40
-3 サポートされていません 5 ~ 17.4 data_rate/40
すべてを表示 表示件数を減らす

1.ソフト PCS を有効化を選択して、最大のデータ速度を実現します。TX IP コアについては、ソフト PCS の有効化により、リソース使用率における追加の 3 ～ 8% の増加が発生します。RX IP コアについては、ソフト PCS の有効化により、リソース使用率における追加の 10 ~ 20% の増加が発生します。

2.トランシーバーのスピードグレードおよびトランシーバーの電源動作条件全体でサポートされている最大のデータ速度に関しては、インテル® Arria® 10 およびインテル® Stratix® 10 デバイス・データシートを参照してください。

3.ソフト PCS モードを 15.0Gbps で使用する場合、タイミングマージンは非常に限定されています。ハイフィッターの力点、レジスターの複製、レジスター・リタイミングを有効化して、タイミング性能の向上を行うことを推奨しています。

4.インテル® Arria® 10 GX 160、SX 160、GX 220、SX 220 デバイスについては、サポートされているデータ速度は最大 12.288Gbps です。

5.インテル® Arria® 10 GX 160、SX 160、GX 220、SX 220 デバイスについては、サポートされているデータ速度は最大 11.0Gbps です。

6.インテル® Arria® 10 GX 160、SX 160、GX 220、SX 220 デバイスについては、サポートされているデータ速度は最大 10.0Gbps です。

回路図レビュー

Intel Agilex® 7 デバイス

インテル® Stratix® 10 デバイス

インテル® Cyclone® 10 デバイス

インテル® Arria® 10 デバイス

ボード・デザイン・ガイドライン

消費電力管理

熱電源管理

Intel Agilex® 7 デバイス

インテル® Stratix® 10 デバイス

パワーシーケンス

Intel Agilex® 7、インテル® Stratix® 10、インテル® Cyclone® 10、インテル® Arria® 10 デバイス

4.相互運用性および標準テスト

JESD204B インテル® FPGA IP ハードウェア・チェックアウト・レポート

Intel Agilex® 7 デバイス

インテル® Stratix® 10 デバイス

JESD204B

JESD204C

インテル® Arria® 10 デバイス

5.デザイン例およびリファレンス・デザイン

表 -3: 統合 JESD204B/C リソース

インテル® FPGA JESD204B IP JESD204C インテル® FPGA IP F タイル JESD204C インテル® FPGA IP F タイル JESD204B インテル® FPGA IP
IP ユーザーガイド 汎用 JESD204B インテル® FPGA IP・ユーザーガイド JESD204C インテル® FPGA IP・ユーザーガイド F-Tile JESD204C インテル® FPGA IP・ユーザーガイド F-Tile JESD204B インテル® FPGA IP・ユーザーガイド
デザイン例ユーザーガイド インテル® Agilex™ 7 JESD204B インテル® Agilex™ FPGA IP デザイン例ユーザーガイド JESD204C インテル® Agilex™ FPGA IP デザイン例ユーザーガイド F タイル JESD204C インテル® FPGA IP デザイン例ユーザーガイド F タイル JESD204B インテル® FPGA IP デザイン例ユーザーガイド
Stratix® 10 JESD204B インテル® Stratix® 10 FPGA IP デザイン例ユーザーガイド JESD204C インテル® Stratix® 10 FPGA IP デザイン例ユーザーガイド
Cyclone 10 JESD204B インテル® Cyclone® 10 GX FPGA IP デザイン例ユーザーガイド
インテル® Arria® 10 JESD204B インテル® Arria® 10 FPGA IP デザイン例ユーザーガイド
スタンダード JESD204B インテル® FPGA IP デザイン例ユーザーガイド: インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
すべてを表示 表示件数を減らす

6.トレーニング・コースおよびビデオ

インテル® FPGA テクニカル・トレーニング

追加のトレーニング・ビデオ

ビデオタイトル

詳細

JESD204B MegaCore® IP Overview

このオンラインコースでは、JESD204B インテル® FPGA IP コアの大まかな概要について説明します。コースで使用されるすべての用語や概念をより理解するために、JESD204B インターフェイス仕様の関連性の高い部分の議論から始め、続いて JESD204B インテル® FPGA IP コアの一部の重要な機能を説明します。最後に、システムのデータフローは、コアの機能の詳細を説明するのに使用します。
すべてを表示 表示件数を減らす

インテル® FPGA クイックビデオ

追加のクイックビデオ

ビデオタイトル

詳細
インテル® Agilex™ 7 FPGA F タイル JESD204C のデモビデオ JESD204B/C 規格は、数世代のインテル®® FPGAsでサポートされています。このデモでは、インテル® Agilex™ 7 FPGAで JESD204C がどのように動作するかをご覧ください。

JESD204B IP を使用したインテル® Arria® 10 FPGA と ADI 9144 のインターフェイス

Analog Devices Inc. (ADI) による AD9144 コンバーターを搭載したインテル® Arria® 10 FPGA における JESD204B インテル® FPGA IP コアの相互運用性について説明します。

ADI AD9680 をインテル® Stratix® V FPGA 上のインテル® FPGA JESD204B IP コアと相互運用する方法

ハードウェアのセットアップ、アナログ / デジタル・コンバーターの構成、および JESD204B インテル® FPGA IP コアの構成の方法についてのステップバイステップのガイドを入手できます。

ADI AD9680 を Stratix® V 上のインテル® FPGA JESD204B IP コアと相互運用する方法

ハードウェアのセットアップ、アナログ / デジタル・コンバーターの構成、および JESD204B インテル® FPGA IP コアの構成の方法についてのステップバイステップのガイドを入手できます。

TI DAC37J84 を Stratix® V FPGA 上のインテル® FPGA JESD204B MegaCore と相互運用する方法

Stratix® V FPGA 上の JESD204B インテル® FPGA IP コアと Texas Instruments 製 DAC37J84 コンバーターの相互運用性について説明します。

JESD204B インテル® FPGA IP クイックスタート・ビデオ

JESD204B 規格および JESD204B インテル® FPGA IP ソリューションについて説明します。ハードウェア上で動作するデザイン例を容易に作成する方法についても説明します。

JESD204B インテル®FPGA IP デモ

インテル® Arria® V FPGA 上の JESD204B インテル® FPGA IP コアと Texas Instruments 製 DAC37J84 コンバーターの相互運用性について説明します。
すべてを表示 表示件数を減らす

7.デバッグ

ツール

ユーザーガイド

Intellectual Property (IP) コア・リリースノート

関連情報

Intel Agilex® 7、インテル® Stratix® 10、インテル® Arria® 10、インテル® Cyclone® 10 デバイス

ナレッジベース・ソリューション