ボード・デベロッパー・センター

ボード・デザイン・ソリューション・センターでは、FPGAs 向けボードデザインに関するリソースを提供しています。FPGA と他の要素を統合する高速 PCB の適切な実装に役立つことを目的としています。

このアプリケーション・ノートは、Alteraプログラマブル・デバイス向けに提供される一部の複雑なパッケージ・オプションのための、推奨されている PCB デザインのガイドラインを提供します。設計者は、特定のデバイスファミリー向けに文書化されているボード・デザイン・ガイドラインも参照してください。

各 FPGA ファミリーには、それぞれ独自のピン接続ガイドラインがあります。これらのガイドラインは、Alteraによってのみ推奨されています。デザインにシミュレーション結果を適用し、適切なデバイス機能を検証することは、設計者の責任です。

AlteraではFPGA回路図をレビューし、Alteraガイドラインに準拠するのに役立つよう、回路図レビュー・ワークシートを提供しています。これらのワークシートは、各デバイスのピン接続ガイドラインと、回路図を仕上げる際に考慮されるべきボードレベルのピン接続に適用されるその他の参照ドキュメントに基づいて作成されています。

Early Power Estimator や Quartus® Prime 開発ソフトウェア消費電力アナライザーなどの Altera 消費電力アナライザーにより、初期デザインコンセプトの段階からデザインの実装までの、消費電力の見積りが可能です。デザインの特性に関する詳細なデータが多いほど、消費電力アナライザー・テクノロジーによる予測精度が向上します。

PDN デザインツールは、最適なコストとパフォーマンスのトレードオフ向けの適切な数のデカップリング・コンデンサーを決定する、高速で正確、かつインタラクティブな方法を提供します。

Altera は、オンチップ・デバッグ・ツールのポートフォリオを提供します。オンチップ・デバッグ・ツールにより、デザインの内部ノードのリアルタイム・キャプチャーが可能になり、外部機器を使用せずにデザインをすばやく検証できます。

Altera は、IEEE 規格 1149.1、IEEE 規格 1149.6、および IEEE 規格 1532 仕様向けのバウンダリースキャン記述言語 (BSDL) ファイルを提供しています。BSDL ファイルは、デバイスがバウンダリースキャン・テスト (BST) およびインシステム・プログラマビリティー (ISP) を実行できるようにするシンタックスを提供します。

Altera®製品、資料、リソースを素早く理解して使用するための出発点です。

ソフトウェアのダウンロード、ソフトウェアのアップデート、追加デバイスのサポートへの複数のオプションがあります。選択するオプションは、ダウンロード速度、デザイン要件、インストール方法によって異なります。

FPGA技術トレーニングでは、競争力を高めるのに役立つトレーニングを提供しています。インタラクティブな講義形式 / 仮想教室コース、またはすぐに受講可能なオンラインコースをご活用ください。

電源ツリーは、主な電源をさまざまな負荷を転送するのに必要な電圧と電流に変換する、電力変換器のツリーを介した主な電源フローを示します。各 FPGA デザインには、独自の電源ツリーを必要とする独自の消費電力要件があります。

このホワイトペーパーでは、Altera®デバイスに関連するさまざまなレールを特定し、電力要件を分析して、適切な電圧レギュレーター・モジュールを選択する方法について説明します。このホワイトペーパーは、実用的なデザイン例についても説明しています。

今日の FPGA および SoC の多くには、特定の順序で電源を入れ、適切なデバイス動作を確認するためのランタイム時の監視を必要とする複数の電源レールがあります。詳細については、AN 761 ボード管理コントローラーのアプリケーション・ノートを参照してください。

Alteraは、メインストリーム SDRAM および SRAM メモリープロトコル、およびハイブリッド・メモリー・キューブ (HMC) や帯域幅エンジンなどのシリアル・メモリー・テクノロジーのホスト向けのソリューションを提供します。インテルのメモリー・インターフェイス・ソリューションには、高性能メモリー・コントローラー、メモリー PHY、およびマルチポート・フロントエンドのオプションが含まれています。

Cadence Capture CIS と Allegro Design Entry HDL (Allegro DE-HDL) 向けの PCB フットプリント・ライブラリーとシンボルを表示します。

Mentor Graphics PCB デザインツール向けの PCB フットプリント・ライブラリーを表示します。

このウェブサイトには、ピンアウトFPGA説明を記載したダウンロード可能なファイルが含まれています。各デバイス向けに、Portable Document Format ファイル (.pdf)、テキストファイル (.txt)、Microsoft* Excel ファイル (.xls) の最大 3 種類のファイルが含まれています。

このウェブサイトでは、各デバイスに推奨されるピン接続を提供します。注: 適切なデバイス機能を検証するには、シミュレーション結果をデザインに適用する必要があります。

このウェブサイトには、消費電力解析と予測に関する情報が含まれています。消費電力の解析と早期消費電力の予測器により、初期のデザインコンセプトからデザイン実装まで、消費電力の予測が可能になります。

このウェブサイトには、電源分配ネットワーク (PDN) デザインに関する情報が含まれています。各電源向けに、バルク・コンデンサーおよびセラミック・デカップリング・コンデンサーのネットワークを選択する必要があります。SPICE シミュレーションを使用して、回路をシミュレーションすることもできますが、PDN デザインツールは、最適なコストとパフォーマンスのトレードオフ向けの適切な数のデカップリング・コンデンサーを決定する、高速で正確、かつインタラクティブな方法を提供します。

このウェブサイトでは、温度管理に関する情報を提供します。温度管理は、重要なデザイン検討事項です。Altera®デバイスパッケージは、熱抵抗を最小限に抑えて、消費電力を最大化するように設計されています。アプリケーションによってはさらに多く電力を放逸するものもあり、このようなアプリケーションにはヒートシンクなどの外部熱対策が必要です。

このページには、すべてのデバイスファミリー向けの熱抵抗とパッケージの詳細へのリンクが含まれています。

本ウェブサイトでは回路図をレビューし、インテルのガイドラインに準拠することに役立つよう回路図レビュー・ワークシートを提供しています。

このウェブサイトには、トランスミッション・ライン効果、インピーダンスの不一致、シグナル減衰、クロストーク、同時スイッチング出力に関する情報が含まれています。

このウェブサイトには、FPGAs用 SPICE キットに関する情報が含まれています。FPGAs 向け SPICE キットは、プロセス、電圧、温度 (PVT) 全体で幅広い I/O 機能をサポートするモデルを提供します。

このウェブサイトには、IBIS モデルに関する情報が含まれています。IBIS モデルは、統合回路デバイスデザインの固有の性質を維持するデバイスモデルの開発を可能にし、同時にシグナル・インテグリティーと電磁適合性 (EMC) 分析の情報豊富なモデルを提供します。

このドキュメントは、高速システムに関連する PCB レイアウトとデザインに関するガイドラインです。

このアプリケーション・ノートは、高速トランシーバー・ベースのデバイスを使用する予定の PCB 設計者向けのもので、2 つの主要なデザイントピックに対応します。

• 絶縁体材料の選択
• 絶縁体材料内のガラス繊維のパターンに起因する比誘電率（Er）の局所的な変化により差動ペアに追加される余分なスキュー

また、ガラス繊維のパターンによる影響を補償するために採用できるさまざまな手法について説明し、既存の知識をさらに発展し、追加情報として各種の技術資料を掲載しています。

このウェブサイトでは、ボード・スキュー・パラメーター・ツールのダウンロードが可能です。ボード・スキュー・パラメーター・ツールの結果は、シミュレートされたプリント回路基板のトレースの遅延、デバイス・パッケージの遅延 (適用される場合)、および外部メモリー・インターフェイス・パラメーター・ハンドブックからの形式に基づいています。ツールは、提供される入力を受けて、スキュー・パラメーターを計算します。

このドキュメントでは、FPGAを使用してボード・レイアウト・レビューを完了する方法について説明します。技術情報は、パワープレーンとスタックアップ、重要なシグナル、コンポーネントの取り付け、コネクターなどの重点分野に分けられています。

Cadence* Allegro PCB ツール向け PCB フットプリント・ライブラリー。

Mentor Graphics* Expedition Tool Footprint （物理的なパッケージ情報) ライブラリー。

ここから開始して、PCB 立ち上げを支援し、FPGA デザインのデバッグに役立つ、利用可能なすべてのツール、例、ドキュメント、トレーニングについて学ぶことができます。

このウェブサイトで提供している IEEE 1149.1 BSDL ファイルは、事前コンフィグレーション および事後コンフィグレーション BST に使用されます。

EMIF ツールキットにより、キャリブレーションの問題を診断およびデバッグし、外部メモリー・インターフェイスのマージニング・レポートを作成できます。

トランシーバー・ツールキットは、FPGA とボードの設計者が、システム内のトランシーバー・リンク・シグナル・インテグリティーをリアルタイムで検証し、ボードの立ち上げ時間を改善するのに役立ちます。目標とするデータレートで複数のリンクを同時に実行させながらビット・エラー・レート (BER) をテストして、ボードデザインを検証します。

システムコンソールは、FPGA でデザインを実動作させながらデバッグを迅速かつ効率的に行う上で役立つ、極めて柔軟性に優れたシステム・レベルのデバッグ・ツールです。システムコンソールにより、設計者はシステムレベルのリード / ライト・トランザクションをプラットフォーム・デザイナー (旧 Qsys) に送信し、問題の分離と特定に役立てることができます。また、システム・クロックの確認やリセット状態のモニタを素早く容易に行うこともできるため、ボード立ち上げの際にも役立ちます。

シグナル・インテグリティー・ツールとモデル、および消費電力解析と予測に関する詳細を確認できます。

注文コード、パッケージの頭文字、リードフレーム素材、リード仕上げ (plating)、JEDEC* アウトラインのリファレンス、リードの平坦度、重量、耐湿レベル、およびその他の特別な情報を含むパッケージ情報です。熱抵抗情報には、デバイスのピン数、パッケージ名、および抵抗値が含まれます。

外部メモリー・インターフェイス (EMIF) ハンドブックには、外部メモリー・インターフェイスのデザイン、知的情報 (IP) の実装とパラメーター化、シミュレーション、デバッグなどに関する情報とドキュメントが含まれています。

このトラブルシューターは、FPGA コンフィグレーションの失敗原因を特定するのに役立ちます。このトラブルシューターは想定されえるあらゆる事例を網羅してはいませんが、構成中に起こる問題の大部分を特定します。

FPGA のドキュメント、ハウツービデオ、コミュニティー・フォーラム、オンライン・トレーニング・コース、幅広い FPGA のデザイン例にアクセスできるデザインストアなどを包括的に集めています。数時間にわたるエンジニアによるエンジニアのためのビデオでは、一般的なデザインの問題を解決する視覚的な説明を提供します。

このマニュファクチャリング・アドバンテージ・サービス (MAS) コースでは、お客様の卓越した製造を促進するためのインテルの製造に関する推奨事項を紹介します。

J-Lead、QFP、BGA、FBGA、およびリッドレス FBGA デバイスの取り扱いに関するガイドライン (AN71)

このアプリケーション・ノートでは、J-Lead、Quad Flat Pack (QFP)、およびボール・グリッド・アレイ (FineLine BGA [FBGA] およびリッドレス FBGA パッケージを含む BGA) デバイスの取り扱いに関するガイドラインを提供して、保管、出荷、転送中にこれらのデバイスの品質を維持し、はんだ付けを容易にします。

FPGA TCFCBGA デバイスの熱管理および機械処理 (AN657)

このアプリケーション・ノートでは、Arria® V FPGAデバイス向け熱複合フリップチップ・ボールグリッド・アレイ (TCFCBGA) の熱管理と機械処理に関するガイダンスを提供します。

リッドレス・フリップチップ・ボールグリッド・アレイ (AN659) の熱管理および機械処理

このアプリケーション・ノートでは、FPGAデバイス用のリッドレス・フリップ チップ・ボールグリッド・アレイ (FCBGA) の熱管理と機械的な取り扱いに関するガイダンスを提供します。

ウエハー・レベル・チップ・スケール・パッケージ (WLCSP) Altera取り扱いに関するガイドライン (AN752)

ウエハー・レベル・チップ・スケール・パッケージ (WLCSP) コンポーネントの取り扱いには、適切な注意が必要です。

SMT ボード・アセンブリー・プロセスの推奨事項 (AN353)

従来のはんだ付けと鉛フリーはんだ付けの違いについて説明します。インテル® 鉛フリー・デバイスのリフローはんだ付けに関するガイドラインと推奨事項を提供します。

信頼性の高い鉛フリーおよび RoHS 準拠部品の製造における課題 (ホワイトペーパー)

このホワイトペーパーでは、鉛フリーおよび RoHS 準拠製品の信頼性と使いやすさの要件を満たすために必要な変更の一部とAltera®パッケージング・ソリューションについて説明します。