タイミング・アナライザー・リソース・センター

author-image

投稿者:

タイミング・アナライザーは、業界標準の Synopsys® Design Constraints (SDC) フォーマットをサポートする ASIC 対応のスタティック・タイミング・アナライザーです。このページでは、タイミング・アナライザーの詳細を知ることができるリソースへのリンクを提供します。

タイミング・アナライザーの概要については、検証およびボードレベル製品の機能ページにあるタイミング・アナライザーのセクションを参照してください。

ナレッジ・データベースでは、タイミング・アナライザーの既知の問題やテクニカルサポートのソリューションを検索できます。インテル® コミュニティー・フォーラムで、他のインテル® FPGA ユーザーと繋がり、技術的な問題を討論することもできます。

追加のリソースについては、インテル® FPGA サポートリソースページを参照してください。

タイミング・アナライザーのリソース

表 1 に、タイミング・アナライザーに関するドキュメントへのリンクを示します。

表 2 に、タイミング・アナライザーに関するトレーニングやデモのリンクを示します。