VHDL: 1x64 シフトレジスター

author-image

投稿者:

この例では、VHDL でシングルビット幅、64 ビット長のシフトレジスターについて説明しています。合成ツールは、シフトレジスターのグループを検出し、altshift_taps メガファンクションを自動的に推論することができます。この実装は、ターゲットデバイスのアーキテクチャに応じて、デバイスのブロックメモリのリソースで行うことができます。

図 1.1x64 シフトレジスターのトップレベル図

この例で使用しているファイルをダウンロード:

このデザインの使用には、インテルのデザイン例ライセンス契約の条件が適用されます。

表 1 は、1x64 シフトレジスター・デザインでポートを表示します。