Verilog HDL: パラメーター化カウンター

author-image

投稿者:

この例では、Verilog HDL において LPM 機能をインスタンス化する方法を示しています。この場合、 aclr、clock、および q ポートを使用して LPM_COUNTER をインスタンス化します。パラメーター値は、赤文字で示されているように、キーワード defparam で設定します。ポートマッピングおよびパラメーター名は、いずれも変数名の後にピリオド演算子 (.) をつけて参照します。この場合、変数は u1 です。

この例をプロジェクトで使用する際の詳細は、以下をご覧ください。

check_lpm.v

module check_lpm ( clk, reset, q);
// Port Declaration

input   clk;
input   reset;
output  [7:0] q;

lpm_counter u1 (.aclr(reset), .clock(clk), .q(q));
defparam u1.lpm_width= 8;
defparam u1.lpm_direction= "UP"

endmodule