Verilog HDL: 1x64 シフトレジスター

author-image

投稿者:

この例では、Verilog HDL でシングルビット幅、64 ビット長のシフトレジスターについて説明しています。合成ツールは、対象デバイスのアーキテクチャーに応じて、シフトレジスターのグループを検出し、altshift_taps メガファンクションを推測します。

図 1.1x64 シフトレジスターのトップレベル図。

この例で使用しているファイルをダウンロード:

このデザインの使用には、インテル® デザイン例ライセンス契約の条件が適用されます。

表 1 にポートの一覧とそれぞれの説明を示します。

表 1.1 x64 シフトレジスターのポートリスト

ポート名 タイプ 詳細
clk 入力 動作周波数
shift 入力 シフト・イネーブル入力
sr_in 入力 シフト・レジスター入力
sr_out 出力 シフト・レジスター入力
すべてを表示 表示件数を減らす