このデザイン例では、SPI エージェントから Avalon® へのホストブリッジを使用して、SPI トランザクション用にホストとリモートシステム間の接続を提供する方法を示します。
このデザイン例のシステムは、2 つのサブシステムで構成されています。最初のものはホストシステムで、Nios® II CPU と SPI ホストコアで構成され、SPI トランザクションを開始します。2 番目はリモートシステムで、SPI エージェントから Avalon へのホストブリッジとオンチップメモリーで構成されています。デモを目的としているため、これら 2 つのサブシステムは、物理的なピン配線を介さずに、インテル® FPGA の内部で接続されています。
ソフトウェア部分では、SPI エージェントから Avalon へのホストブリッジを使用して、読み取りと書き込みのトランザクションを実行する方法を示します。SPI エージェントから Avalon へのホストブリッジが受信するデータストリームを Avalon メモリーマップド (Avalon-MM) トランザクションに正常に変換するためには、ホストシステムの CPU がブリッジで使用されるプロトコルに従ってデータストリームをエンコードおよびパケット化する必要があります。同様に、SPI エージェントから Avalon へのホストブリッジに送信されるデータストリームも、CPU が使用するのと同じプロトコルに従って変換する必要があります。この処理を実行するのに必要なソフトウェア・ファイルは、ZIP ファイルに含まれています。
このデザイン例は、エンベデッド・システム開発キット、Cyclone® III エディションの更新バージョンで、Cyclone® V SoC 開発キットでの使用を意図しています。
ハードウェアのデザイン仕様
ホストシステム
- Nios II/f
- オンチップメモリー: 156K
- システムタイマー
- システム ID
- JTAG UART
- SPIコア
リモートシステム
- SPI エージェントから Avalon へのホストブリッジ
- オンチップメモリー: 4K
この例で使用されているファイルをダウンロード:
Cyclone V SoC 向け:
注: このリンクからデザインストアに移動し、デザイン例およびデザインの実行手順が記載されたクイック・リファレンス・ガイド・ドキュメントをダウンロードできます。
Cyclone® III 向け:
注: .zip ファイルには、この例を再現するために必要なハードウェアとソフトウェアのファイルがすべて含まれます。readme.txt ファイルには、デザインを実行するための手順が記載されています。