この低電力デザイン例では、Nios® II C-to-Hardware (C2H) アクセラレーション・コンパイラーを使用して、FPGA ベースのエンベデッド・デザインにおける動的消費電力を削減する方法を示します。この例では、台数の異なるハードウェア・アクセラレーターを使用して、マンデルブロー・フラクタル・パターンを計算し、消費電力および総システム・スループットに対する効果を測定します。
このデザイン例は、経済的な Cyclone® II FPGA スターターキットで実行します。
この例には、3 種類の個別のデザインが含まれています。それぞれ下記のように異なるレベルのハードウェア・アクセラレーションを表します。
- ハードウェア・アクセラレーターなし
- ハードウェア・アクセラレーター 1 台
- ハードウェア・アクセラレーター 5 台
3 つの例すべては、プロセッサーおよびアクセラレーター両方のクロック・フリークエンシーを順に変更することで、各コンフィグレーションの電力を測定し比較できます。
この例は、ハードウェア・アクセラレーターをデザインに追加することで、システムのクロック・フリークエンシーを大幅に減少できることを示しています。これにより、動的消費電力を削減しながら、必要なレベルのパフォーマンスを維持します。表 1 は、3 種類のサンプル・コンフィグレーションで測定した動的電力を示しています。
注:
- 動的電力の定義は、総電力からスタティック電力 (クロックを適用せずに測定された電力) を減算したものです。
- fps = Frames per second (フレーム毎秒)
- mWs = MIwatt seconds (ミリワット秒)
5 台アクセラレーター・システムでは、各アクセラレーターが自律的に実行し、同時に 1 つの水平線をプロセシングします。画像上の 1 ラインのプロセシングが終わると、次にあるラインを取得し、そのプロセシングを開始します。ハードウェア・ミューテックスを使用して、複数のアクセラレーターが同じラインを取得するのを防止します。
この例を実行
Nios® II 低電力デザイン例をダウンロードし実行するには、以下の手順を実行します。
- Nios® II 低電力デザイン例を含む .zip ファイルをダウンロードします。
- ダウンロードした .zip ファイルを、コンピューターの作業ディレクトリーに解凍します。
- 電源および USB ケーブルを Cyclone® III スターターキットに接続し、USB ケーブルのもう一方の端をコンピューターの USB コネクターに接続します。ボードの電源をオンにします。
- Nios® II Command Shell を開き、.zip ファイルを解凍するディレクトリーに変更します。
- ディレクトリー「c3_power_c2h_0_accel/software_examples/app/accel_0_test」に変更します。
- コマンド「./create_this_app」を入力して、ソフトウェア・プロジェクトを作成、構築します。
- コマンド「nios2-configure-sof ../../../c3_power_proj.sof」を入力して、Cyclone® III スターターキット・ボード上で 65nm FPGA を構成します。
- コマンド「nios2-terminal」を入力して、ターミナルセッションを開きます。
- コマンド「make download-elf」を入力して、Nios® II プロセッサーにソフトウェアをダウンロードし実行します。
このデザインの使用には、インテル® デザイン例ライセンス契約の条件が適用されます。
これにより、Nios® II のみ (アクセラレーターなし) デザインを実行します。Nios® II プラス 1 台アクセラレーター、および Nios® II プラス 5 台アクセラレーターの各デザインを実行するには、ステップ 5 ～ 9 を繰り返し、ステップ 5 のパスを、それぞれ「c3_power_c2h_1_accel」および「c3_power_c2h_5_accel」に置き換えます。
ここでボードは、クロック・フリークエンシー情報およびマンデルブロー・パフォーマンス測定を、ターミナルセッションにプリントします。ボード上の電流検出抵抗にかかる電圧を測定することで、FPGA コアの総消費電力を測定できます。
FPGA コアの消費電力の正確な測定と計算に関する詳細な手順は、Cyclone® III FPGA スターターキットのユーザーガイドを参照してください。