インターフェイス・プロトコルは、システム設計において、チップ間、ボード間、ボックス間の接続を可能にします。インテル® FPGA とインテルのパートナーのプロトコル・知的財産 (IP) ソリューションは、広範囲のアプリケーションのニーズを満たし、FPGA および ASIC デバイスに内蔵されたトランシーバーを活用します。インターフェイス・プロトコル・ソリューションは、ライセンス可能な IP コアやリファレンス・デザインのほか、無料のメガファンクションやデザイン例として提供されます。
統合トランシーバーとそれをサポートするインターフェイス・プロトコル・ソリューションについての詳細は、トランシーバー・プルトコル・セクションにアクセスします。
インテル® MAX® 10 FPGA デバイスファミリーおよびその開発キットをターゲットにしたデザインは、新しい Design Store で入手可能です。
| デザイン例 | 対象デバイス | サポート対象の開発キット | Qsys 準拠 | Quartus® II バージョン |
|---|---|---|---|---|
| MAX® II | - | - | - | |
| MAX® II | - | - | - | |
| MAX® II | - | - | 10 | |
| MAX® II | - | - | - | |
| Cyclone® III | インテル® FPGA エンベデッド・システム開発キット、Cyclone® III エディション | - | 9.1 | |
| - | - | - | すべて | |
| MAX® II | - | - | 7.2 | |
| MAX® II | MDN-B2 | - | - | |
| MAX® II | - | - | - | |
| MAX® II | - | - | 10 | |
| MAX® II | MDN-B2 | - | 7.2 |