このデザイン例では、Nios® II プロセッサーの Dhrystone millions of instructions per second (MIPS) 性能を示しています。ファスト・ハードウェア・デザインおよび Dhrystone ベンチマーク・ソフトウェア・アプリケーションが含まれています。システムは、Stratix® II FPGA で実行される Nios® II / f コアで 200 Dhrystone MIPS を達成します。このデザインは、Nios® II デベロップメント・キット、Stratix® II エディション、および Cyclone® IIIFPGA デベロップメント・キットで使用できます。
このデザイン例を使用
この例をダウンロード。詳細については readme.txt ファイルを参照してください。
このデザインの使用には、インテルのデザイン例ライセンス契約" instead of "インテル® デザイン例ライセンス契約の条件が適用されます。
デザインの仕様
- ボード・サポート: Nios® II デベロップメント・キット、Stratix® II エディション、および Cyclone® III FPGA デベロップメント・キット
- Nios® II コア: Nios® II /f、4KB の I キャッシュ、2KB の D キャッシュ
- JTAG デバッグ・モジュール: あり
- オンチップ RAM: 64KB
- JTAG UART: 1
- タイマー: 1