Nios® II Avalon® Memory-Mapped セカンダリー・テンプレート

author-image

投稿者:

提供されているテンプレートには、SOPC Builder 対応コンポーネントとしてバンドルされた Avalon® Memory-Mapped (MM) Verilog モジュールが含まれています。コンポーネントはパラメーター化が可能なため、各レジスターベースで機能を選択できます。SOPC Builder がサポートするインテル® デバイスファイミリーで、このコンポーネントを使用できます。コンポーネントは Verilog ベースなので、独自の機能を追加することも、単にリファレンスとして使用することもできます。使いやすくするため、コンポーネントでは、GUI エンバイロメントで自動設定変更できるよう、Tcl コールバックを使用します。

このコンポーネントは、SOPC Builder から利用可能な PIO コンポーネントの代替として使用できます。このコンポーネントは同じロジックを実装していますが、最大 16 I/O ペアまで複製されます。また、このコンポーネントは、オプションのループバック・モードがある、8 ビットから 1,024 ビットまでのデータ幅をサポートしており、ソフトウェア・デベロッパーが出力コンテンツをリードバックできるようになっています。このコンポーネントのバージョン 2.0 は、8 ビットから 32 ビットまでのデータ幅向けに、割り込み可能な入力ポート (または読み取りレジスターファイル) をサポートしています。割り込みは、入力ポートでの立ち上がりエッジデータ切り換えにより生成されます。

図 1.コンポーネント・ブロック図。
各 I/O ペアは、表 1 に示されたアクセスタイプに対応しています。

また、このコンポーネントがオプションで提供する同期信号は、Avalon-MM プライマリがレジスタの 1 つにアクセスしたときの確認に利用できます。例えば、出力データポートの 1 つに接続した独自のカスタムロジックで、同期信号を使用してデータの有効性を示すことができます。別の例として、入力の 1 つを FIFO バッファーに接続できます。user_chipselect および user_read シグナルは、FIFO バッファー用の読み取り認識シグナルとして使用できます。

このデザイン例を使用

このデザインの使用には、インテル® デザイン例ライセンス契約の条件が適用されます。