Avalon® Memory-Mapped プライマリー・テンプレート

author-image

投稿者:

提供されているテンプレートには、SOPC Builder 対応コンポーネントとしてバンドルされた Avalon® Memory-Mapped (MM) Verilog モジュールが含まれています。コンポーネントは、メモリーにアクセス可能で、独自のカスタムロジックでアクセスできる簡易インターフェイスを表示します。コンポーネントはパラメーター化可能で、領域およびパフォーマンスのトレードオフを最適化できます。SOPC Builder がサポートする インテル® デバイスファミリーで、これらのコンポーネントを使用できます。コンポーネントは Verilog ベースなので、独自のカスタムロジックを追加して、自己完結型コンポーネントを作成できます。SOPC Builder 内で利用可能なコンポーネント・エディターのみを使用して、プライマリー・テンプレート Verilog ファイルおよび独自のソースファイルをベースにした新規コンポーネントを作成します。使いやすくするため、コンポーネントでは、GUI エンバイロメントで自動設定変更できるよう、Tcl コールバックを使用します。

システム・インターコネクト・ファブリックは、バースティングおよび非バースティングのトランスファーをサポートしており、各種の特殊なコンポーネントが提供されています。システムのメモリータイプに最適なコンポーネント設定を選択して、過剰なロジックの生成を回避します。表 1 は、システム要件に基づいてどのコンポーネントを使用すべきかの概要です。

このコンポーネントでは、カスタムロジックに接続するための、コントロールおよびデータのインターフェイスを表示します (図 1 参照)。コントロール・インターフェイスを使用して、メモリーアドレス、トランスファー長、およびハンドシェイクなどの情報を指定します。データ・インターフェイスは、シンプルな送信および確認プロトコルを使用して、プライマリー内部バッファーにデータを提供 (またはそこからのデータを提供) します。

図 1.読み取りプライマリー・コンポーネント。

図 2.書き込みプライマリー・コンポーネント。

読み取りおよび書き込みの両方で、同じインターフェイスのタイプおよびシグナルを共有します。唯一の例外は、バースト・プライマリーに追加のバースト・カウント・シグナルが必要なことです。このバースト・カウント・シグナルは、システム・インターコネクト・ファブリックおよびメモリーに、シーケンシャル・アクセスが何度発生するかを通知します。インテルでは、バースト・プライマリー・コンポーネントの設定で、システム内にあるメモリーの最大バースト長に等しい最大バースト長を使用するよう推奨します。推奨するデザイン方法について、詳しくはこちらのエンベデッド・デザイン・ハンドブック (PDF) を参照してください。

このデザイン例を使用

Avalon-MM プライマリー・テンプレート (.zip file) をダウンロード。

Avalon-MM プライマリー・テンプレート readme (.txt file) をダウンロード。

このデザインの使用には、インテル® デザイン例ライセンス契約の条件が適用されます。

.zip ファイルには、例を再現するために必要なすべてのハードウェア・ファイル、および Avalon_MM_Primaries_Readme.pdf file が含まれています。Avalon_MM_Primaries_Readme.pdf ファイルには、独自のデザインにおけるテンプレートの使用に関する詳細情報が含まれています。