インテル® FPGA 回路図記号
回路図記号 Cadence Capture CIS およびAllegro DE-HDL コンセプト・ソフトウェア
{"collectionRelationTags":{"relations":{"OR":["etm-1ecda0e93fac45f99499b7dbee09ddaf","etm-33233529087e4a30ae53bd237c7ff622"],"EXCLUDE":["etm-f6e0d09943a943d383e81b5f64a3956c","etm-ececc448f2f54f0e87cdf5558856b275"],"AND":["etm-DA5A91DF-5E20-493F-9B3E-14E037831DF1"]},"featuredIds":[]},"collectionId":"653154","resultPerPage":50.0,"filters":[{"facetId":"fpgadevicefamily","type":"fpgadevicefamily","deprecated":true,"name":"fpgadevicefamily","position":0},{"facetId":"lastupdated","type":"lastupdated","deprecated":true,"name":"lastupdated","position":1}],"coveoRequestHardLimit":"1000","accessDetailsPagePath":"/content/www/us/en/secure/design/internal/access-details.html","collectionGuids":["etm-DA5A91DF-5E20-493F-9B3E-14E037831DF1"],"cardView":false,"sorting":"Newest","defaultImagesPath":"/content/dam/www/public/us/en/images/uatable/default-icons","coveoMaxResults":5000,"coveoSplitSize":500,"fpgaFacetRootPaths":"{\"fpgadevicefamily\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Programmable Devices\"],\"quartusedition\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Quartus Software\"],\"quartusaddon\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Quartus Software - Add-ons\"],\"fpgaplatform\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® FPGA Platforms\"]}","newWrapperPageEnabled":true,"descendingSortingForNumericalFacetsName":"[\"Intel® Quartus® Prime Pro Edition\",\"Intel® Quartus® Prime Lite Edition\",\"Intel® Quartus® Prime Standard Edition\",\"Quartus® II Subscription Edition\",\"Quartus® II Web Edition\"]","columnsConfiguration":{"idColumn":true,"dateColumn":true,"versionColumn":true,"contentTypeColumn":false,"columnsMaxSize":0},"dynamicColumnsConfiguration":[{"name":"DynamicColumn_id","type":"id","gtv":"ID","width":60,"selected":true},{"name":"DynamicColumn_date","type":"date","gtv":"日付","width":60,"selected":true},{"name":"DynamicColumn_version","type":"version","gtv":"バージョン","width":135,"selected":true}],"updateCollateralMetadataEnabled":true,"relatedAssetsEnable":true,"disableExpandCollapseAll":false,"enableRelatedAssetsOnExpandAll":false,"disableBlueBanner":false,"isICS":false,"isUPE":false}
回路図記号ファイルのダウンロード手順:
- .zip または .olb ファイル名を右クリックします
- [名前を付けてリンクを保存...] オプションを選択します
- ウィンドウが開いてローカル・コンピューター上の場所にファイルを保存します
- ファイルを保存したい場所を選択し、[保存] をクリックしてファイルをダウンロードします
ご質問は、インテルのカスタマーサポートで、利用可能なサポートオプションをご確認ください。インテル® プレミア・サポートをご利用のお客様は、インテル® プレミア・サポートのサイトでトレーニングやヘルプトピックをご覧いただけます。
また、インテル® コミュニティーでは、FPGA および製品のプログラマブル・ソリューション・ファミリーに関する質問や回答を検索することができます。
バウンダリー・スキャン・テストについては、インテルの BSDL サポートページをご覧ください。