インテル® FPGA BSDL サポート
インテル®は、プログラマブル・デバイスに応じて、IEEE 規格 1149.1、IEEE 規格 1149.6、および IEEE 規格 1532 仕様向けのバウンダリー・スキャン記述言語 (BSDL) ファイルを提供しています。
概要
バウンダリー・スキャン記述言語 (BSDL) ファイルは、デバイスがバウンダリースキャン・テスト (BST) およびインシステム・プログラマビリティー (ISP) を実行できるようにするシンタックスを提供します。このウェブサイトで提供している IEEE BSDL ファイルは、事前コンフィグレーション BST に使用されます。BSDL ファイルは、デバイスのスピードグレードや温度に関係なく使用することができます。
事後コンフィグレーション BST については、 BSDL ツール のセクションで生成ツールとガイドラインが提供されています。
BSDL モデルは、リリース時に利用可能なツールでテストされています。BSDL ファイルは、次のベンダーから利用可能なツールを使用して構文チェックされています: JTAG Technologies、ASSET Intertech - Agilent Technologies、Corelis、GOEPEL Electronic、および Temento Systems 。
IEEE 1149.6 モデル
インテルは、事前コンフィグレーション・バウンダリースキャン・テスト (BST) 向けに、リストアップされたデバイスファミリーに対し、以下の IEEE 1149.6 BSDL モデルを提供しています。これらのモデルは、IEEE 1149.6 規格をサポートしますが、SAMPLE インストラクションがすべての HSSI ピンでサポートされているわけではない点が異なります。モデルは密度とパッケージによって異なります。BSDL モデルは、デバイスのスピードグレードや温度に関係なく使用することができます。リンク先の BSDL デバイスファミリー・コレクション にアクセスして BSDL モデルにアクセスしてください。
デバイスファミリー1 |
パーツナンバーのプリフィクス |
---|---|
AGF、AGI、AGM |
|
インテル® Stratix® 10 (HPS については IEEE 1149.1 も参照してください) |
1S |
インテル® Arria® 10 (HPS の IEEE 1149.1 も参照) |
10A |
10CX |
|
5S |
|
5AGZ |
|
EP4CGX |
|
EP2AGX |
|
注:
|
IEEE 1149.1 モデル
インテルは、事前コンフィグレーション・バウンダリースキャン・テスト (BST) 向けに、リストアップされたデバイスファミリーに対し、以下の IEEE 1149.1 BSDL モデルを提供しています。モデルは密度とパッケージによって異なります。BSDL モデルは、デバイスのスピードグレードや温度に関係なく使用することができます。リンク先の BSDL デバイスファミリー・コレクション にアクセスして BSDL モデルにアクセスしてください。
デバイスファミリー1 |
タイプ |
パーツナンバーのプリフィクス |
---|---|---|
® インテル Stratix 10 SX/ST HPS (IEEE 1149.6 も参照) |
FPGA/HPS |
1SX/1ST |
FPGA |
EP4S |
|
FPGA |
EP3S |
|
® インテル Arria 10 (IEEE 11.49.6 も参照) |
FPGA/HPS |
10として |
FPGA |
5A |
|
Arria® II GX デバイス | FPGA | EP2AGX |
FPGA |
EP2AGZ |
|
FPGA |
10CL |
|
FPGA |
5C |
|
FPGA |
EP4C |
|
FPGA |
EP3C |
|
FPGA |
EP2C |
|
FPGA |
10M |
|
CPLD |
5M |
|
CPLD |
EPM |
|
設定 |
EPC |
|
注:
|
IEEE 1532 モデルおよびツール
インテルは、事前コンフィグレーション・バウンダリースキャン・テスト (BST) 向けに、リストアップされたデバイスファミリーに対し、以下の IEEE 1532 BSDL モデルを提供しています。モデルは密度とパッケージによって異なります。BSDL モデルは、デバイスのスピードグレードや温度に関係なく使用することができます。リンク先の BSDL デバイスファミリー・コレクション にアクセスして BSDL モデルにアクセスしてください。
インシステム・プログラマビリティー (ISP) の実行には、IEEE 1532 BSDL ファイル (プログラミング・アルゴリズム) と、インシステム構成可能な (ISC) ファイル (プログラミング・データ) が必要です。
ISCファイルの生成方法は、 インテル® Quartus® Prime Pro Edition 設定ファイルリファレンスマニュアル、GENERATE_CONFIG_ISC_FILE章から入手できます。
デバイスファミリー1 |
パーツナンバーのプリフィクス |
---|---|
10M |
|
5M |
|
EPM |
|
EPC |
|
注:
|
SVF から ISC へのコンバーター・ツール
TCL スクリプトは、SVF (シリアルベクトル形式) ファイルを使用して ISC (システム構成内) ファイルを生成するために使用されます。
デバイス固有のツール |
詳細 |
---|---|
ISC は、IEEE 1532 BSDL ファイルを使用して MAX10 をプログラムするために使用します。MAX10 デバイスをプログラムするには、IEEE 1532 ファイルと ISC ファイルをダウンロードする必要があります。 | |
このスクリプトは、MAX V デバイスのみを対象としています。IEEE 1532 規格を使用して MAX V デバイスをプログラムするには、IEEE 1532 BSDL ファイル以外に ISC ファイルが必要です。この TCL スクリプトは、SVF (シリアルベクトル形式) ファイルから ISC (システム構成内) ファイルを生成します。 | |
IEEE1532規格を使用してEPCデバイスをプログラムするには、ユーザーのデータまたはデザインを記述するIEEE1532 BSDLファイルに加えて、ISCファイルも必要です。通常、ユーザーはQuartusからISCファイルを取得しますが、現在Quartusはいくつかの理由によりEPCデバイス用のISCファイルの生成をサポートしていません。Quartus 4.2 でサポートされる予定です。それまでは、ユーザーは svf2isc スクリプトを使用して、プログラミングに必要な ISC ファイルを生成できます。 |
ポストコンフィグレーション BST 向け BSDL ツール
事後コンフィグレーション・バウンダリー・スキャン・テスト (BST) では、TCL スクリプトを使用して、Quartus®® Prime PIN ファイルからのデザインとピン割り当てに基づいて、事後コンフィグレーション BSDL ファイルを生成します。リソースはデバイスファミリー固有であり、生成スクリプトツールとドキュメントが含まれています。
デバイスファミリー1 | パーツナンバーのプリフィクス |
---|---|
AGF、汎用人工知能 | |
インテル® Stratix® 10 事後コンフィグレーション BSDL クリエーター | 1S |
インテル® Arria® 10 事後コンフィグレーション BSDL ジェネレーター | 10A |
インテル® Cyclone® 10 LP、インテル® Cyclone® 10 GX 事後コンフィグレーション BSDL ジェネレーター | 10CL、10CX |
インテル® MAX® 10 事後コンフィグレーション BSDL クリエーター | 10M |
MAX® V 事後コンフィグレーション BSDL ジェネレーター | 5M |
Quartus®® II における BSDL ファイル生成 (Stratix® V、Stratix® IV、Arria® V、Arria® II、Cyclone® V、Cyclone® IV、Cyclone® III LS、および MAX® V) |
5S, EP4S, 5A, EP2A, 5C, EP4C, EP3C, 5M |
BSDL カスタマイザー (Stratix® III、Cyclone® III、Cyclone® II、MAX® II) | EP3S, EP3C, EP2C, EPM |
注: 1.レガシー・デバイス・ファミリーについては、それぞれのレガシー・ インテル® FPGA・デバイスおよび製品サポート・コレクションをご覧ください。 |
その他関連資料
- JTAG アプリケーション・ノートをすべて表示
- Intel Agilex® 7 JTAG ドキュメント
- インテル® Stratix® 10 JTAG ドキュメント
- インテル® Arria® 10 JTAG ドキュメント
- インテル® Cyclone® 10 GX JTAG ドキュメント
- インテル® Cyclone® 10 LP JTAG ドキュメント
- インテル® MAX® 10 JTAG ドキュメント
- Stratix® V JTAG のドキュメント
- Stratix® IV JTAG ドキュメント
- Stratix® III JTAG ドキュメント
- Arria® V JTAG のドキュメント
- Arria® II JTAG ドキュメント
- Cyclone® V JTAG のドキュメント
- Cyclone® IV JTAG ドキュメント
- Cyclone® III JTAG ドキュメント
- Cyclone® II JTAG ドキュメント
- MAX® V JTAG ドキュメント
- MAX® II JTAG ドキュメント