インテル® Agilex™ 7 FPGA および SoC FPGA M シリーズ、インテル® Agilex™ 5 FPGA および SoC FPGA、インテル® Agilex™ 3 FPGA および SoC FPGA で Agilex™ マルチ EMIF デザイナー・ツールを実行する方法

インテル® Quartus® Prime プラットフォーム・デザイナーを使用して必要な相互接続を構成することで、複数の EMIF デザイン例を統合できます。この手動プロセスでは、適切に統合されるように、各接続のセットアップと検証が行われます。

複数の EMIF デザインのマージを合理化および自動化するには、Agilex™ Multiple EMIF デザイナーツール (AMED) を使用します。このツールは、構成手順を自動的に処理することで統合プロセスを簡素化し、エラーの可能性を減らし、時間を節約します。

AMED ツールは、次のリンクからダウンロードできます。
[インテル® Agilex™ 7M/5/3 FPGA マルチ EMIF デザイナーツール (AMED)]

AMED ツールを利用するには、以下の手順に従ってください。

1. すべての *.tcl ファイルを同じディレクトリーにコピーします。

2. ターミナルを開きます。

   • Windows* では、コマンドプロンプトを開きます。

   • Linux* では、Konsole またはお好みの端末を開きます。

3. cd コマンドを使用して、*.tcl ファイルを含むディレクトリーに移動します。

4. tclsh multi_emif.tcl コマンドを入力して、スクリプトを実行します

AMED GUI のナビゲーション:

1. マージするデザインの数を選択します。
2. 各デザインのディレクトリーパスを参照して追加します。
3. マージされた設計の出力ディレクトリを設定します。
4. (オプション)[Run Analysis & Synthesis] にチェックを入れて、このステージを自動的に完了します。
5. [ 生成] をクリックしてマージを開始します。

手記：
必要に応じて、スタンドアロンの Quartus® 環境のインストール・パスを必ず指定してください。

• Windows* スタンドアロン・インストールの場合は、次のようにパスを指定します。
  C:/altera_pro/25.1/quartus
• Linux* スタンドアロン・インストールの場合、「quartus」フォルダーまでの適切なインストール・ディレクトリー・パスを指定します (例: /path/to/quartus)。

Linux* でネットワーク・ベースの Quartus® インストールを使用する場合、この手順は必要ありません。