記事 ID: 000099325 コンテンツタイプ: トラブルシューティング 最終改訂日: 2025/06/16

GTS PMA/FEC DIRECT PHY FPGA IP を使用した単方向構成でデュアル単信 IP の生成とコンパイルのエラーが表示されないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 24.2 の問題により、GTS PMA/FEC Direct PHY FPGA IP を使用してデュアル・シンプレックス・インターフェイスを実装した場合、エラーは表示されません。

デュアル単信モードは、GTS トランシーバー・デュアル単信線インターフェイス・ユーザーガイドのセクション 2.0 で指定されている単方向プロトコルでサポートされますが、GTS PMA/FEC DIRECT PHY FPGA IP を使用するカスタム単信線インターフェイスではサポートされません。デザインで GTS PMA/FEC ダイレクト PHY FPGA IP を使用したデュアルシンプレックス・モードの使用は避けてください。

解決方法

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 24.3 で修正されています。

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。