記事 ID: 000099281 コンテンツタイプ: トラブルシューティング 最終改訂日: 2025/06/16

PMA 基準クロック周波数が 160MHz に設定されていると、PMA データレートが 16Gbps の GTS Serial Lite IV FPGA IP デザインでシミュレーションが失敗するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 24.2 の問題により、以下の構成のハードウェア・テストに合格している間に、GTS Serial Lite IV FPGA IP デザインがシミュレーションに失敗することがあります。

  • PMA データ速度: 16Gbps
  • PMA リファレンス・クロック周波数: 160MHz

解決方法

この問題を回避するには、{100、125、200、240、250、300、320、375} MHz など、別の基準クロック周波数を選択できます。

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 24.3 で修正されています

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。