詳細
Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 24.1 の問題により、デザインで RTL を使用して固定小数点テンソルブロックを推論する場合、Agilex™ 5 デバイスをターゲットにすると誤った結果が表示される場合があります。この問題は、推論された DSP ブロックのビット result_h[0]、および result_l[37] がハードウェアでスタックしている可能性がある合成中に発生します。この問題は RTL シミュレーションでは発生しません。
解決方法
この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 24.2 で修正されています。