記事 ID: 000099156 コンテンツタイプ: トラブルシューティング 最終改訂日: 2025/05/23

「i_p<n>_tx_rst_n」または「o_p<n>_rst_n」信号がデアサート</n></n>されると、F タイル・イーサネット・マルチレート FPGA IP が無効なパケットの送信を開始するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.4 の問題により、「i_p<n>_tx_rst_n」または「o_p<n>_rst_n」信号がデアサートされると、F タイル・イーサネット・マルチレート FPGA IP は無効なパケットを送信します。
これらの無効なパケットは、クライアント インターフェイスによって駆動されません。
パケットの長さは通常 64 バイトで、すべてのフィールドにゼロのみが含まれています。

解決方法

この問題を回避する方法はありません。

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 24.3 で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。