記事 ID: 000099127 コンテンツタイプ: エラーメッセージ 最終改訂日: 2024/07/16

DDR4 reset_sync_pri_sdc_anchor信号の外部メモリー・インターフェイス Stratix® 10 FPGA IP でリカバリー・タイミング違反が発生するのはなぜですか。

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

このリセットの自動グローバル・プロモーションにより、 reset_sync_pri_sdc_anchor 信号でリカバリー違反が発生する場合があります。

解決方法

違反を回避するには、次の割り当てを適用して、信号がグローバルネットワークにプロモートされないようにします。

set_instance_assignment -name GLOBAL_SIGNAL オフ -to <hierarchy>|reset_sync_pri_sdc_anchor

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。