記事 ID: 000098908 コンテンツタイプ: トラブルシューティング 最終改訂日: 2025/06/16

Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 24.1 の Agilex™ 5 FPGA GTS JESD204C IP 生成中に、JESD204Cラッパーが「PHY のみ」または「Base と PHY の両方」に設定されている場合、重複ファイルの警告が表示されるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 24.1 の問題により、Agilex™ 5 FPGA GTS JESD204C FPGA IP 生成中に、JESD204Cラッパーが「PHY のみ」または「Base と PHY の両方」に設定されている場合、重複ファイルの警告が表示されることがあります。

解決方法

この警告は、機能にリスクをもたらすことはありません。

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 24.3 で修正されています。

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。