記事 ID: 000098815 コンテンツタイプ: トラブルシューティング 最終改訂日: 2025/05/16

インテル® Agilex™ 5 FPGA デバイスの FPGA-to-HPS ブリッジを介した読み取りまたは書き込みが失敗するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Agilex™ 5 FPGA デバイスの FPGA-HPS ブリッジ (F2H) ハードウェアは現在、AXI5、ACE-Lite、および AXI4 をサポートしています。ただし、一部のシグナルが適切に関連付けられていないため、トランザクションが失敗します。

解決方法

この問題を回避するには、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 24.1 を使用し、以下のパッチをインストールすると、F2H ブリッジ経由のトランザクションが成功するように適切な AXI 信号を構成します。

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。