記事 ID: 000098796 コンテンツタイプ: エラッタ 最終改訂日: 2024/12/07

PCI Express* の GTS AXI ストリーミング・FPGA IP のコントロール・シャドウ・インターフェイスで、誤った信号値が表示されるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 24.1 の問題により、コントロール・シャドー・インターフェイスの TPH イネーブル、ATS イネーブル、VF イネーブル、およびページ・リクエスト・イネーブルの信号値が、関連する機能のレジスターフィールドと一致しず、不正確になることがあります。

解決方法

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。