記事 ID: 000098648 コンテンツタイプ: トラブルシューティング 最終改訂日: 2025/05/22

データパスのクロッキング・モード・パラメーターが「PMA」に設定され、PMA 幅のパラメーターが「32」に設定され、TX 二重幅の転送を有効にする パラメーターが選択されていない状態で、F タイル PMA/FEC Direct PHY FPGA IP ボンデッド・バリアントで tx_ready がアサートできないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.4 の問題により、データパスのクロッキング・モード・パラメーターを「PMA」に設定、PMA 幅パラメーターを「32」に設定、TX 二重幅転送を有効にする パラメーターが選択されていない状態で、tx_ready は F タイル PMA/FEC ダイレクト PHY FPGA IP ボンデッド・バリアントでアサートできません。

解決方法

この問題の回避策はありません。

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 24.3 で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。