クリティカルな問題
Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 24.1 の問題により、HPS GMII から RGMII へのアダプター FPGA IP が Agilex™ 5 をターゲットとするデザインで機能しません。
HPS GMII から RGMII へのアダプター FPGA IP 出力が常に 0 に固定されているか、PHY が FPGA IO からパケットを受信していない場合があります。この問題は、HPS XGMAC が HPS GMII から RGMII へのアダプター FPGA IP を使用して FPGA IO にルーティングされる場合に発生します。
Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 24.1 でこの問題を修正するパッチがあります。以下のリンクからパッチ0.19をダウンロードしてインストールします。
- Quartus® Prime プロ・エディション Windows* 用 Quartus™® Prime 開発ソフトウェア・プロ・エディション v24.1 パッチ 0.19 (.exe)
- Linux 向け Quartus™® Prime 開発ソフトウェア・プロ・エディション v24.1 パッチ 0.19 (.run)
- インテル® Quartus™® Prime 開発ソフトウェア・プロ・エディション v24.1 パッチ 0.19 (.txt)
パッチにより、HPS GMII から RGMII へのアダプター FPGA IP が 10Mbps/100Mbps のリンクレートで基本的なネットワーク伝送を実行できるようになります。このパッチでは、1Gbpsの速度はサポートされていません。
さらに、Linux OS の場合、 <linux-socfpga folder>/arch/arm64/boot/dts/intel/socfpga_agilex5_socdk.dts> にある Linux デバイスツリーの説明を変更して、FPGA IO ピンで使用されている EMAC インスタンスの MAC モードを「gmii」に指定する必要があります。次の例では、FPGA IO へのルーティングに HPS gmac1 が選択されています。
&gmac1 {
ステータス = "大丈夫";
phy-mode = "rgmii-id";
MAC モード = "GMII ";
phy-handle = <&emac1_phy0>;
最大フレームサイズ= <9000>;
mdio0 {
#address セル= <1>;
#size セル= <0>;
compatible = "snps,dwmac-mdio";
emac1_phy0: イーサネットphy@0 {
登録 = <0>;
};
};
};
この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。
組込み周辺機器 IP ユーザーガイド
Quartus® Prime デザインスイート用に更新: 24.1
パブリケーション コンテンツ ID: 683130
章のタイトル: HPS GMII から RGMII へのアダプターインテル FPGA IP