記事 ID: 000098581 コンテンツタイプ: エラーメッセージ 最終改訂日: 2025/10/06

内部エラー: サブシステム: U2B2_CORE、ファイル: /quartus/db/u2b2/u2b2_2wt_util.cpp、行: 18

環境

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.4.1 およびバージョン 24.1

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    ネイティブ固定小数点 DSP インテル® Cyclone® 10 GX FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.4.1 およびバージョン 24.1 の問題が原因です。プリミティブ DSP ネイティブ固定小数点 DSP Agilex™ FPGA IP を動作モードを m18x18_full に設定し、「 ax/bx/cx/dx/ex/fx」 入力レジスターを有効にする 入力レジスター: および「ay/by/cy/dy/ey/fy」 または 「スキャンイン」 入力レジスターを有効化: オプションを異なる値に設定して使用すると、上記の内部エラー (IE) が表示されます。

IE は、これらのオプションが同じ値に設定されていない場合 ( たとえば、ena0 ena1 が使用されている場合) に監視されます。

すべての「入力レジスタ」は同じ設定値に設定する必要があります。

解決方法

プリミティブ DSP ネイティブ固定小数点 DSP Agilex FPGA™ IP で 動作モードが m18x18_fullに設定されている場合、すべての「入力レジスター」を同じ設定値に設定する必要があります。

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 24.3 で修正されています。

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。