記事 ID: 000098580 コンテンツタイプ: エラーメッセージ 最終改訂日: 2024/04/05

JTAG-Over-Protocol FPGA IP を使用する際、Etherlink が「Failed to recv H2T ヘッダー」と出力するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 24.1 以前の問題により、インテル® Agilex™™ 7 FPGA および SoC FPGA で JTAG-Over-Protocol FPGA IP を使用する際に、Etherlink ツールに「H2T ヘッダーの受信に失敗しました」と表示されることがあります。

解決方法

このエラーを回避するには、JTAG-Over-Protocol FPGA IP で TCK-ENA の使用を有効にする オプションを有効にします。

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。