記事 ID: 000098475 コンテンツタイプ: エラーメッセージ 最終改訂日: 2024/03/29

Agilex™™ 7 F シリーズおよび I シリーズで IOPLL カスケード接続を使用する際に、アップストリーム IOPLL バンクをダウンストリーム IOPLL から 2 バンク離して配置するとエラーが表示されるのはなぜですか?

環境

    IOPLL インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Agilex™™ 7 F シリーズおよび I シリーズで IOPLL カスケード接続を使用する際に、アップストリーム IOPLL をダウンストリーム IOPLL から 2 つの IO サブバンク離して配置すると、Quartus® Prime 開発ソフトウェア・プロ・エディションは以下のエラーを発行します。

エラー (14566): 既存の制約 (1 IOPLL s) との競合のため、フィッターは周辺コンポーネントを 1 つ配置できません。

サブメッセージで説明されているエラーを修正してから、フィッターを再実行します。

FPGA ナレッジ・データベース には、この周辺配置エラーの解決に関する記事も掲載されています。エラーを確認してから、https://www.intel.com/content/www/jp/ja/support/programmable/kdb-filter.html のナレッジ・データベースにアクセスして、この特定のエラーメッセージ番号を検索します。

解決方法

Quartus® Prime 開発ソフトウェア・プロ・エディションを利用して、実装済みのスキームを検証します。

関連製品

本記事の適用対象: 2 製品

インテル® Agilex™ 7 FPGA & SoC FPGA F シリーズ
インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。