記事 ID: 000098426 コンテンツタイプ: トラブルシューティング 最終改訂日: 2024/11/12

F タイル・イーサネット FPGA ハード IP が 400GE-8、200GE-4、または 50GE-1 バリアントで 100% のスループットを達成できないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.1 の問題により、F タイル・イーサネット FPGA ハード IP 400GE-8、200GE-4 または 50GE-1 バリアントは 100% の送信スループットを達成できない場合があります。この問題は、IP の [クライアント インターフェイス] パラメーターが [Mac セグメント化 ] に設定され、[Tx パッキングを有効にする] パラメーターの両方が [はい] に設定されている場合に発生する可能性があります。

解決方法

この問題の回避策はありません。
この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 24.2 で修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。