記事 ID: 000098396 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2024/04/17

Stratix® 10MX デバイスで UIB_PLL_REF_CLK ピンを使用する場合、オンチップ差動ターミネーションは常に有効になりますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい、Stratix® 10 MX デバイスで UIB_PLL_REF_CLK ピンを使用する場合、オンチップ差動ターミネーションは常に有効になり、無効にすることはできません。

解決方法

この情報は、今後 Stratix® 10 のドキュメントに追加される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 MX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。