記事 ID: 000098395 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2024/03/25

IP カタログ GUI の TX FGT PLL フラクショナル・モードの計算された VCO 周波数が、F タイル・アーキテクチャーおよび PMA および FEC Direct PHY IP ユーザーガイドの VCO 周波数式と一致しないのはなぜですか。

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

F タイル・アーキテクチャーおよび PMA および FEC ダイレクト PHY IP ユーザーガイド (UG20315) の計算式が正しくないため、 TX FGT PLL フラクショ ナル・モード・オプションを有効にする を有効にすると、IP カタログ GUI に TX FGT PLL フラクショナル・モードの計算された VCO フリークエンシーが表示されない場合、F タイル・アーキテクチャーおよび M による PMA および FEC ダイレクト PHY IP ユーザーガイドの式で計算された VCO フリークエンシーが一致しない場合、K、N、L、およびシステム・メッセージ・ウィンドウに報告されるリファレンス・クロック周波数パラメーター。

正しい式は次のとおりです。

VCO 周波数 = (M + k/2^22) * refclk 周波数 (MHz) * mul_div / N.

解決方法

この問題は現在、F タイル・アーキテクチャーおよび PMA および FEC ダイレクト PHY IP ユーザーガイド (UG20315) の今後のリリースで解決される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。