記事 ID: 000098383 コンテンツタイプ: トラブルシューティング 最終改訂日: 2024/04/08

Agilex™™ 7 FGT トランシーバーの手動適応モードデザインで内部シリアル・ループバックがイネーブルされている場合、ビットエラーが表示されるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 24.1 以前の問題により、Agilex™™ 7 FGT トランシーバーの手動適応モードの内部シリアル・ループバック有効化シーケンスが最適ではありません。受信機の入力に外部信号が存在する場合、予想外に高いビット・エラー・レート(BER)が発生することがあります。

解決方法

この問題を回避するには、内部シリアル・ループバックを有効にする前に、次の 2 つの方法のいずれかを採用できます。

  1. FGT RX を外部ケーブルまたはモジュールから外します
  2. トライステートまたはエレクトリカル・アイドル状態で外部ソース信号を駆動

Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースでこの問題を解決する予定はありません。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。