詳細
Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.4 の問題により、IO セルのレジスターからコアのレジスターへのパスで大きなタイミング違反が発生する場合があります。この問題は、ツールが周辺とコアの間の遅延を過小評価しているために発生します。
この問題は、Agilex™ 5 FPGA デバイスをターゲットとするデザインでのみ発生します。
解決方法
この問題を回避するには、ロジックロック領域を使用して、IO セルに近いコアレジスタを制約します。代替ソリューションとしては、タイミングの過剰制約を使用するか、フィッターの労力を増やす方法があります。
この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。