記事 ID: 000098255 コンテンツタイプ: トラブルシューティング 最終改訂日: 2024/03/15

インテル® Arria® 10 デバイスを使用する際、mgmt_clk ポートが別の IOPLL インテル® FPGA IPの出力クロックに接続されている場合、ダイナミック・リコンフィグレーションが有効化された IOPLL インテル® FPGA IPがシミュレーション中にロックされないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア
    インテル® FPGA 向けシミュレーション・ツール
    IOPLL リコンフィグレーション・インテル® FPGA IP

OS Independent family

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

シミュレーション中、PLL リコンフィグレーション・インテル FPGA IPの mgmt_clk ポートが インテル® Arria®10 デバイス内の別の IOPLL インテル® FPGA IPの出力クロックに接続されている場合、ダイナミック・リコンフィグレーションがイネーブルド IOPLL インテル® FPGA IPのロックに失敗することがあります。この動作はシミュレーション中にのみ見られ、ハードウェアには表示されません。

解決方法

回避策として、PLL リコンフィグレーションで mgmt_clk ポートを接続します インテル® FPGA IP をフリー・ランニング・クロックに変更します。

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。