Agilex™ 7 FPGAデザイン例向け E タイルイーサネット IP は、コンパイル中にエラーを生成するのはなぜですか?

Quartus® Prime 開発ソフトウェア・プロ・エディション v23.2 の問題により、以下のオプションを指定してインテル® Agilex™ 7 FPGA デザイン例向け E タイル・イーサネット IP を生成した後でコンパイルが失敗します。

1. コアバリアントを ダイナミックリコンフィグレーション以外のオプションに設定します。
2. [ANLTを有効にする]チェックボックスをオンにします。
3. コアバリアントを ダイナミックリコンフィグレーションに設定します。
4. デザイン例を生成する。

コンパイルは失敗し、次のエラー メッセージが表示されます。

エラー (13264): ex_100G_alt_ehipc3_fm_2410_zfihiqq.sv(2284) でネット "sl_csr_rst_dr_cpu[3]" の複数の定数ドライバーを解決できません

エラー (13265): ex_100G_alt_ehipc3_fm_2410_zfihiqq.sv(3715) の定数ドライバー

エラー (16186): 最上位のユーザー階層を詳しく説明できません

エラー: フローが失敗しました: エラー: パーティション "|" の精緻化に失敗しました

この問題を回避するには、コアバリアントをダイナミックリコンフィグレーションに設定する前に、ANLT を有効にする が設定されていないことを確認してから、サンプルデザインを生成します。

ANLT とダイナミック・リコンフィグレーションを有効にするオプションは相互に排他的であり、同時に有効にしないでください。

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 24.1 で修正済みです。