記事 ID: 000098148 コンテンツタイプ: エラーメッセージ 最終改訂日: 2024/12/07

エラー (18957): シグナル ~GND は、宛先 XXXX|auto_fab_0|alt_sld_fab_0|*|sld_signaltap_inst|*|altera_syncram_impl1|ram_block2a0 のポート CLK0 にローカルでルーティングされるように制約されていますが、このシグナルはグローバルネットワーク経由でルーティングする必要があります

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.2 以降の問題により、Agilex™ 7 F/I シリーズの FPGA デバイスをターゲットに、シグナルタップを使用してパーシャル・リコンフィグレーション (PR) デザインをコンパイルする際に、このエラーが表示されることがあります。

解決方法

この問題を回避するには、次の手順を実行します。

  1. シグナルタップファイルを開きます。
  2. [シグナル構成] ペインに移動します。RAM タイプの選択では、3 つのオプション (自動、M20K、MLAB) が利用可能になります。

image

  1. 下の図に示すように、 RAM のタイプ を MLAB に設定します。

  1. シグナルタップ・ファイルを保存して、フルコンパイルを実行します。

手記： この制限は、Agilex™ 7 M シリーズの製品デバイスには適用されません。

関連製品

本記事の適用対象: 2 製品

インテル® Agilex™ 7 FPGA & SoC FPGA F シリーズ
インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。