記事 ID: 000098058 コンテンツタイプ: エラーメッセージ 最終改訂日: 2025/06/12

警告 (332174): sld_hub_ctrl.sdc(23) で無視されたフィルター: *altera_streaming_sld_hub_controller_*_altclkctrl_altclkctrl_component|sd1|outclk をピンと一致させることができませんでした

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.4 以前の問題により、デザインに JTAG-Over-Protocol FPGA IP が含まれている場合、タイミング・アナライザーでこの警告が表示されることがあります。

解決方法

この警告は無視しても問題ありません。Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで削除される予定です。

関連製品

本記事の適用対象: 3 製品

インテル® Stratix® 10 FPGA & SoC FPGA
インテル® Arria® 10 FPGA & SoC FPGA
インテル® Cyclone® 10 GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。