記事 ID: 000097792 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2023/12/27

F タイル PMA/FEC ダイレクト PHY インテル® FPGA IP または F タイル PMA/FEC ダイレクト PHY マルチレート インテル® FPGA IP の reconfig_pdp インターフェイスからの読み取り値が0x00000000返されるのはなぜですか。

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 23.2 以前の問題により、F タイル PMA/FEC ダイレクト PHY インテル FPGA IPまたは F タイル PMA/FEC ダイレクト PHY マルチレート・インテル FPGA IP・デザインのデータパスAvalon®Avalonメモリーマップド・インターフェイスで「readdatavalid」ポートが有効になっている場合、メモリーマップド・インターフェイス (reconfig_pdp) のデータパスからの読み取り0x00000000が返されることがあります。

解決方法

この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 23.3 で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。