記事 ID: 000097763 コンテンツタイプ: エラーメッセージ 最終改訂日: 2024/12/02

エラー (23721): 場所がコア ファブリックにドライブできないため、ブロック ref_sys_pll_clk_i0|systemclk_f_0|x_hip|gen_refclk_fgt_bb_[8].enabled.inst を場所 fgt_refclk_8 に配置できません。

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.4 の問題により、Agilex™ 7 F タイル・リファレンスおよびシステム PLL クロック IP で利用可能なオプションとして、「ユーザーロジックで使用するためのエクスポート Refclk #8」および「ユーザーロジックで使用するためのエクスポート Refclk #9」が表示されます。これらのオプションのいずれかを選択すると、ロジック生成のコンパイル段階で エラー (23721) が発生します。

解決方法

ユーザーロジックで使用するために Refclk #8 または Refclk #9 をエクスポートすることは、Agilex™ 7 F タイル・トランシーバーではサポートされていません。Refclk #1 から Refclk #7 は、ユーザーロジック内のトランシーバー・リファレンス・クロックとして使用できます。

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 24.3 で解決されています。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。