記事 ID: 000097755 コンテンツタイプ: トラブルシューティング 最終改訂日: 2024/01/22

F タイル・トリプルスピード・イーサネット インテル® FPGA IP デザイン例のハードウェア・テストが失敗するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    トリプルスピード・イーサネット・インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 23.3 および 23.4 の問題により、F タイル・トリプルスピード・イーサネット インテル® FPGA IP デザイン例を使用した場合、ハードウェア・テストは失敗します。

解決方法

この問題を回避するには、以下に示す Quartus® 設定ファイル (.qsf) 制約を追加して、パケット・トランザクションのエラーを解決します。

  • set_instance_assignment -name HSSI_PARAMETER "flux_mode=FLUX_MODE_BYPASS" -to rx_serial_data -entity altera_eth_tse_hw
  • set_instance_assignment -name HSSI_PARAMETER "rx_adapt_mode=RX_ADAPT_MODE_STATIC_EQ" -to rx_serial_data -entity altera_eth_tse_hw

この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。