記事 ID: 000097741 コンテンツタイプ: トラブルシューティング 最終改訂日: 2025/05/09

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.3 で、インテル® Agilex™ 7 FPGA R タイル Compute Express Link* (CXL*) 1.1/2.0 FPGA IP のデバッグ・ツールキットがトランザクション・タイムアウトを報告するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション

OS Independent family

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.3 の問題により、インテル® Agilex™ 7 FPGA R タイル Compute Express Link* (CXL*) 1.1/2.0 FPGA IP のデバッグ・ツールキットを起動する際に、以下に示すエラーメッセージが表示されることがあります。

master_read_32: このトランザクションは 60 秒以内に完了しませんでした。システムコンソールはあきらめています。

解決方法

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 23.4 で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。