記事 ID: 000097725 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/12/28

チャネルを別のプロファイルに動的に再構成した後、Intel Agilex® 7 F タイル PMA ベースの高速 IP で tx_pll_locked ポートがアサートに失敗するのはなぜですか。

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インターフェイス
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 23.3 の問題により、チャネルを別のプロファイルに動的に再構成した後、Intel Agilex® 7 F タイル PMA ベースの高速 IP の tx_pll_locked ポートがアサートに失敗することがあります。

解決方法

インテル® Quartus® Prime Pro Edition ソフトウェア バージョン 23.3 でこの問題を回避するには、次のパッチをインストールします 。

この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのリリース 23.4 で修正済みです。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。