詳細
Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.4 以前の問題により、フィッターの計画段階でこの内部エラーが表示されることがあります。この問題は、 input_systolic_clken または input_systolic_clock パラメーターを持たない Arria® 10 および Cyclone® 10 DSP IP で発生する可能性があります。
解決方法
この問題を回避するには、次の手順を任意の順序で実行します。
- レジスターに代入を適用して出力レジスターのパッキングを防止するか (1 で十分です)、RTL を変更してこれらのレジスターを入力に移動します。
- 例えば。 set_instance_assignment -name QII_AUTO_PACKED_REGISTERS OFF -to p_o[0]~reg0 -entity <name>
- すべての入力レジスターにシンクロナイザー検出オフ割り当てを追加します。
- 例えば。 (* altera_attribute = {" -name SYNCHRONIZER_IDENTIFICATION OFF "} *) 符号付きロジック [DATA_WIDTH-1:0] <入力レジスタ>[1:0];
この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 24.1 で修正されています。