記事 ID: 000097632 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/12/27

インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 23.2 を使用する際に、R タイルがデザインに含まれていると、Intel Agilex® 7 F タイル・デバイス tx_pll_locked 信号がアサートされないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのプログラマーおよびツール
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® プログラマー・バージョン 23.2 の問題により、デザインに R タイルが含まれていると、Intel Agilex® 7 デバイスの F タイル tx_pll_locked 信号がアサートに失敗します。

解決方法

インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 23.2 でこの問題を回避するには、インテル® Quartus® ソフトウェア・バージョン 23.3 プログラマーを使用して、インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 23.2 SOF ファイルを Intel Agilex® 7 デバイスに構成します。

この問題は、インテル® Quartus® Prime Pro Edition ソフトウェア バージョン 23.3 で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。