記事 ID: 000097610 コンテンツタイプ: エラーメッセージ 最終改訂日: 2023/12/11

エラー「デザインでインスタンス化されるインテル FPGA IP、DEVICE_INITIALIZATION_CLOCK オプションを OSC_CLK_1_25MHZ、OSC_CLK_1_100MHZ、または OSC_CLK_1_125MHZ に設定する必要があります。この割り当ては QSF ファイルにありません" ?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

バージョン 23.4 以降、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションでは適切なものをチェックするようになります。デザインにトランシーバーを含むプロジェクトでデバイスの OSC_CLK_1 ピン を制約するために必要な QSF 割り当て。

この必須の .qsf 制約が含まれていないと、インテル® Quartus® Prime Pro Edition ソフトウェアのコンパイルのフィッター段階で、以下のような形式のエラーが発生します。

エラー「デザインでインスタンス化されるインテル FPGA IP、DEVICE_INITIALIZATION_CLOCK オプションを OSC_CLK_1_25MHZ、OSC_CLK_1_100MHZ、または OSC_CLK_1_125MHZ に設定する必要があります。この割り当ては QSF ファイルにありません。

解決方法

このエラーを回避するには、プロジェクトの *.qsf ファイルに次のフォームの割り当てを追加する必要があります。
set_global_assignment - name DEVICE_INITIALIZATION_CLOCK <OSC_CLK_1_25MHZ、OSC_CLK_1_100MHZ、またはOSC_CLK_1_125MHZ>

このアサインメント用に選択する周波数は、デバイスのOSC_CLK_1ピンに指定した周波数と一致する必要があります。

たとえば、デバイスの OSC_CLK_1ピンに125MHzのクロックを指定した場合、割り当ては次のようになります。
set_global_assignment - 名前DEVICE_INITIALIZATION_CLOCK OSC_CLK_1_125MHZ

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。