詳細
Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.3 以前の問題により、インテル® Agilex™ 7 R タイル・コンピュート・エクスプレス・リンク (CXL) 1.1/2.0 FPGA IP は HDM ベースアドレスを削除しないため、ユーザーロジックで予期しない変換アドレスが発生します。
例えば：
1. HDMベースアドレス= 0x4f414c000000、オフセット= 0のトランザクションであるため、完全なアドレスは0x4f414c000000 + 0 = 0x4f414c000000である必要があります。
2. Agilex™ 7 R タイル Compute Express Link* (CXL) 1.1/2.0 FPGA IPCXL IP は、変換されたアドレス [51:6] = 0x13d0_5300_0000 でユーザーロジックに出力されます。
3.この変換されたアドレスはターゲットメモリアドレス0にルーティングされないため、予期しない動作が発生します。
解決方法
この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。