記事 ID: 000097415 コンテンツタイプ: エラーメッセージ 最終改訂日: 2025/05/14

Agilex™® 7 FPGA M シリーズ EMIF IP をコンパイルすると、EMIF ピンに制約のない入力 / 出力ポートが表示されるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    外部メモリー・インターフェイス・インテル® Stratix® 20 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Agilex™® 7 FPGA M シリーズ EMIF IP をコンパイルする際に、EMIF ピンに制約のない入力 / 出力ポートが表示される場合があります。

解決方法

これらの制約のない警告は無視してかまいません。これらのピンの遅延値はランタイムに EMIF ファームウェアによって較正され、これらのピンはタイミング分析で値を持ちません。

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。