記事 ID: 000097291 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2023/11/15

本番環境で複数のターゲットデバイスを使用する場合、外部メモリー・インターフェイスIntel Agilex® 7スキュー・マッチングのガイドラインを満たすにはどうすればよいですか?

環境

    外部メモリー・インターフェイス・インテル® Stratix® 20 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

ピン互換デバイスが異なれば、外部メモリー・インターフェイスで使用されるピンのパッケージ遅延もIntel Agilex® 7異なります。外部メモリー・インターフェイス・ユーザーガイド の スキュー・マッチング・ガイドライン セクションに記載されている要件に従った場合、複数のデバイスの要件を同時に満たすことが不可能な場合があります。ユーザーガイドは、開発期間中に 1 つのデバイスを使用し、生産段階で異なるデバイスを使用する予定の場合のみを対象としています。

解決方法

両方のデバイスを量産で使用する予定の場合は、両方のターゲットデバイスのピン遅延から計算した平均パッケージ遅延値を使用してトレース長を計算する必要があります。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。